-- Copyright (C) 1991-2013 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCC : Dedicated power pin, which MUST be connected to VCC. -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. -- NON_MIGRATABLE: This pin cannot be migrated. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition CHIP "M8341X" ASSIGNED TO AN: EPM7128STI100-10 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- ac_load_low : 1 : bidir : TTL : : : N e : 2 : input : TTL : : : N VCCIO : 3 : power : : 5.0V : : TDI : 4 : input : TTL : : : N left_low : 5 : output : TTL : : : N data_f : 6 : output : TTL : : : N shl_ena_low : 7 : output : TTL : : : N link_load : 8 : output : TTL : : : N ad_lk_low : 9 : output : TTL : : : N incr_sc : 10 : output : TTL : : : N GND : 11 : gnd : : : : link_data : 12 : output : TTL : : : N right_low : 13 : output : TTL : : : N mq_data_low : 14 : output : TTL : : : N TMS : 15 : input : TTL : : : N carry_out_low : 16 : input : TTL : : : N last_step_l : 17 : input : TTL : : : N VCCIO : 18 : power : : 5.0V : : tp : 19 : bidir : TTL : : : N restart : 20 : output : TTL : : : N mq_load : 21 : output : TTL : : : N en2 : 22 : bidir : TTL : : : N data1 : 23 : bidir : TTL : : : N ac4_11_0 : 24 : input : TTL : : : N RESERVED : 25 : : : : : GND : 26 : gnd : : : : ts3 : 27 : input : TTL : : : N div_12_l : 28 : input : TTL : : : N init : 29 : input : TTL : : : N RESERVED : 30 : : : : : carry_in : 31 : output : TTL : : : N skip : 32 : output : TTL : : : N ac_to_bus_low : 33 : output : TTL : : : N VCCIO : 34 : power : : 5.0V : : en0 : 35 : output : TTL : : : N ac_to_mq_ena_low : 36 : bidir : TTL : : : N mq10_low : 37 : input : TTL : : : N GND : 38 : gnd : : : : VCCINT : 39 : power : : 5.0V : : tp2_d : 40 : bidir : TTL : : : N ac1 : 41 : input : TTL : : : N tp2 : 42 : input : TTL : : : N GND : 43 : gnd : : : : dad_or_dst_low : 44 : input : TTL : : : N mq_0 : 45 : input : TTL : : : N ad0_low : 46 : input : TTL : : : N rom_17_l : 47 : input : TTL : : : N ac0_ne_ac1 : 48 : input : TTL : : : N RESERVED : 49 : : : : : rom_15_l : 50 : input : TTL : : : N VCCIO : 51 : power : : 5.0V : : RESERVED : 52 : : : : : rom_11_l : 53 : input : TTL : : : N tp1 : 54 : input : TTL : : : N msir_disable : 55 : input : TTL : : : N mq11_low : 56 : input : TTL : : : N rtf : 57 : input : TTL : : : N eir2 : 58 : input : TTL : : : N GND : 59 : gnd : : : : eir3 : 60 : input : TTL : : : N tp3 : 61 : input : TTL : : : N TCK : 62 : input : TTL : : : N RESERVED : 63 : : : : : ac0 : 64 : input : TTL : : : N next_loc : 65 : input : TTL : : : N VCCIO : 66 : power : : 5.0V : : rom_24_l : 67 : input : TTL : : : N fetch : 68 : input : TTL : : : N dad_or_dst : 69 : input : TTL : : : N RESERVED : 70 : : : : : modeb : 71 : input : TTL : : : N ac2_8_0 : 72 : input : TTL : : : N TDO : 73 : output : TTL : : : N GND : 74 : gnd : : : : RESERVED : 75 : : : : : ts2 : 76 : input : TTL : : : N sgt_low : 77 : input : TTL : : : N sc_0_low : 78 : input : TTL : : : N gtf_or_ind : 79 : input : TTL : : : N link : 80 : input : TTL : : : N RESERVED : 81 : : : : : VCCIO : 82 : power : : 5.0V : : rom_14_l : 83 : input : TTL : : : N rom_22_l : 84 : input : TTL : : : N rom_12_l : 85 : input : TTL : : : N GND : 86 : gnd : : : : clock : 87 : input : TTL : : : N mq0_low : 88 : input : TTL : : : N GND+ : 89 : : : : : ts4 : 90 : input : TTL : : : N VCCINT : 91 : power : : 5.0V : : md_disable : 92 : output : TTL : : : N data_t : 93 : output : TTL : : : N not_last_xfer : 94 : output : TTL : : : N GND : 95 : gnd : : : : en1 : 96 : output : TTL : : : N c0 : 97 : output : TTL : : : N rom_13_l : 98 : input : TTL : : : N ac_0 : 99 : input : TTL : : : N mq_to_bus_low : 100 : output : TTL : : : N