-- Copyright (C) 1991-2013 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCC : Dedicated power pin, which MUST be connected to VCC. -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. -- NON_MIGRATABLE: This pin cannot be migrated. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition CHIP "M837" ASSIGNED TO AN: EPM7128SLC84-10 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- GND+ : 1 : : : : : GND+ : 2 : : : : : VCCINT : 3 : power : : 5.0V : : load_cntl : 4 : input : TTL : : : N ind1_low : 5 : input : TTL : : : N ts_disable_low : 6 : input : TTL : : : N GND : 7 : gnd : : : : md06_low : 8 : input : TTL : : : N ir01_low : 9 : input : TTL : : : N md04_low : 10 : input : TTL : : : N tp_ba1 : 11 : bidir : TTL : : : N user_mode_low : 12 : bidir : TTL : : : N VCCIO : 13 : power : : 5.0V : : TDI : 14 : input : TTL : : : N run_low : 15 : input : TTL : : : N f_set_low : 16 : input : TTL : : : N tp_ab1 : 17 : bidir : TTL : : : N tp_aa1 : 18 : bidir : TTL : : : N GND : 19 : gnd : : : : tp_bb1 : 20 : bidir : TTL : : : N skip_low : 21 : output : TTL : : : N internal_io_low : 22 : output : TTL : : : N TMS : 23 : input : TTL : : : N ema1_low : 24 : output : TTL : : : N data10_low : 25 : bidir : TTL : : : N VCCIO : 26 : power : : 5.0V : : ema0_low : 27 : output : TTL : : : N data11_low : 28 : bidir : TTL : : : N int_rqst_low : 29 : output : TTL : : : N ema2_low : 30 : output : TTL : : : N df_enable : 31 : bidir : TTL : : : N GND : 32 : gnd : : : : data09_low : 33 : bidir : TTL : : : N data05_low : 34 : bidir : TTL : : : N data03_low : 35 : output : TTL : : : N c1l : 36 : output : TTL : : : N int_in_progress_low : 37 : bidir : TTL : : : N VCCIO : 38 : power : : 5.0V : : data06_low : 39 : bidir : TTL : : : N data08_low : 40 : bidir : TTL : : : N data07_low : 41 : bidir : TTL : : : N GND : 42 : gnd : : : : VCCINT : 43 : power : : 5.0V : : RESERVED : 44 : : : : : RESERVED : 45 : : : : : md02_low : 46 : input : TTL : : : N GND : 47 : gnd : : : : md03_low : 48 : input : TTL : : : N md05_low : 49 : input : TTL : : : N io_pause_low : 50 : input : TTL : : : N key_ctl_low : 51 : input : TTL : : : N md00_low : 52 : input : TTL : : : N VCCIO : 53 : power : : 5.0V : : RESERVED : 54 : : : : : md01_low : 55 : input : TTL : : : N load_addr : 56 : input : TTL : : : N initialize : 57 : input : TTL : : : N md07_low : 58 : input : TTL : : : N GND : 59 : gnd : : : : ts1_low : 60 : input : TTL : : : N ind2_low : 61 : input : TTL : : : N TCK : 62 : input : TTL : : : N RESERVED : 63 : : : : : RESERVED : 64 : : : : : md10_low : 65 : input : TTL : : : N VCCIO : 66 : power : : 5.0V : : ir00_low : 67 : input : TTL : : : N md08_low : 68 : input : TTL : : : N f_low : 69 : input : TTL : : : N d_low : 70 : input : TTL : : : N TDO : 71 : output : TTL : : : N GND : 72 : gnd : : : : RESERVED : 73 : : : : : md09_low : 74 : input : TTL : : : N md11_low : 75 : input : TTL : : : N tp2 : 76 : input : TTL : : : N power_ok : 77 : input : TTL : : : N VCCIO : 78 : power : : 5.0V : : cpma_disable_low : 79 : input : TTL : : : N tp3 : 80 : input : TTL : : : N tp4 : 81 : input : TTL : : : N GND : 82 : gnd : : : : GND+ : 83 : : : : : GND+ : 84 : : : : :