-- Copyright (C) 1991-2013 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCC : Dedicated power pin, which MUST be connected to VCC. -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. -- NON_MIGRATABLE: This pin cannot be migrated. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition CHIP "war" ASSIGNED TO AN: EPM7128SLC84-15 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- grn_delay : 1 : input : TTL : : : Y d00_l : 2 : input : TTL : : : Y VCCINT : 3 : power : : 5.0V : : d01_l : 4 : input : TTL : : : Y d02_l : 5 : input : TTL : : : Y d03_l : 6 : input : TTL : : : Y GND : 7 : gnd : : : : d08_l : 8 : input : TTL : : : Y d09_l : 9 : input : TTL : : : Y d10_l : 10 : input : TTL : : : Y d11_l : 11 : input : TTL : : : Y data11_low : 12 : bidir : TTL : : : Y VCCIO : 13 : power : : 5.0V : : TDI : 14 : input : TTL : : : N data10_low : 15 : bidir : TTL : : : Y data09_low : 16 : bidir : TTL : : : Y data08_low : 17 : bidir : TTL : : : Y md11_low : 18 : input : TTL : : : Y GND : 19 : gnd : : : : md10_low : 20 : input : TTL : : : Y md9_low : 21 : input : TTL : : : Y md8_low : 22 : input : TTL : : : Y TMS : 23 : input : TTL : : : N skip_low : 24 : output : TTL : : : Y initialize : 25 : input : TTL : : : Y VCCIO : 26 : power : : 5.0V : : interrupt_low : 27 : output : TTL : : : Y internal_io_low : 28 : output : TTL : : : Y tp3 : 29 : input : TTL : : : Y c1_low : 30 : output : TTL : : : Y c0_low : 31 : output : TTL : : : Y GND : 32 : gnd : : : : pause_low : 33 : input : TTL : : : Y data07_low : 34 : bidir : TTL : : : Y data06_low : 35 : bidir : TTL : : : Y data05_low : 36 : bidir : TTL : : : Y data04_low : 37 : bidir : TTL : : : Y VCCIO : 38 : power : : 5.0V : : md7_low : 39 : input : TTL : : : Y md6_low : 40 : input : TTL : : : Y md5_low : 41 : input : TTL : : : Y GND : 42 : gnd : : : : VCCINT : 43 : power : : 5.0V : : md4_low : 44 : input : TTL : : : Y data03_low : 45 : bidir : TTL : : : Y data02_low : 46 : bidir : TTL : : : Y GND : 47 : gnd : : : : data01_low : 48 : bidir : TTL : : : Y data00_low : 49 : bidir : TTL : : : Y md3_low : 50 : input : TTL : : : Y btp3 : 51 : output : TTL : : : Y set_done : 52 : input : TTL : : : Y VCCIO : 53 : power : : 5.0V : : n_t_35x : 54 : input : TTL : : : Y b_dixy_low : 55 : output : TTL : : : Y col_red_low : 56 : output : TTL : : : Y chan_low : 57 : output : TTL : : : Y erase_low : 58 : output : TTL : : : Y GND : 59 : gnd : : : : write_thru_low : 60 : output : TTL : : : Y n_t_27x : 61 : output : TTL : : : Y TCK : 62 : input : TTL : : : N dly_done_low : 63 : output : TTL : : : Y di02_l : 64 : output : TTL : : : Y di03 : 65 : output : TTL : : : Y VCCIO : 66 : power : : 5.0V : : di04 : 67 : output : TTL : : : Y di05 : 68 : output : TTL : : : Y di06 : 69 : output : TTL : : : Y di07 : 70 : output : TTL : : : Y TDO : 71 : output : TTL : : : N GND : 72 : gnd : : : : di08 : 73 : output : TTL : : : Y di09 : 74 : output : TTL : : : Y di10 : 75 : output : TTL : : : Y di11 : 76 : output : TTL : : : Y load_x : 77 : output : TTL : : : Y VCCIO : 78 : power : : 5.0V : : load_y : 79 : output : TTL : : : Y non_store_low : 80 : output : TTL : : : Y ld_del_low : 81 : input : TTL : : : Y GND : 82 : gnd : : : : red_delay : 83 : input : TTL : : : Y del_1_low : 84 : input : TTL : : : Y