Date: >LAST_DATE_TIME Sheet: >SHEET REV: TITLE: Document Number: >DRAWING_NAME >VALUE >NAME >NAME >VALUE >VALUE >VALUE >VALUE >NAME >VALUE >NAME >NAME >VALUE >NAME >VALUE >NAME >VALUE >VALUE >NAME >NAME >VALUE >NAME >VALUE >NAME >VALUE >NAME >NAME >VALUE (c) Dieter Müller D 2005,2006 1.0 Free for hobby use, but probably not free of errors. Provided as is , without any warranty or support. Good luck. D LD Q ACC L_ACC I_ACC ALU_A O_ACC D LD Q PC I_PC L_PC O_PC ALU_PC D LD Q D LD Q T0 T1 L_T0 L_T1 ALU_Q0 ALU_Q1 OD_T0 OA_T0 OQ_T0 OD_T1 OA_T1 OQ_T1 Q_OUT A_OUT D_OUT Address Data ALU Note: Blue marked lines are outside of this module. Green marked lines work as control lines (load or output_enable) Block diagram Note: Supply voltage is 2.5V. Please change/modify resistors for other supply voltages. For more details about the registers, consult the last page of this schematic (Page 6). ALU_A, ALU_PC have no pullup_resistor (resistor is part of the ALU), while A_OUT, D_OUT, Q_OUT have some. Register Slice Es wurde noch nicht erfunden auf der Welt, der Welt. Das Marketing hat etwas verkauft für Geld, für Geld Und sie geben dir nur ein paar Stunden Zeit, und stellen dir wieder kein Geld bereit. Aber unbeirrbar, arbeitest du vor dich hin. Du zeichnest nun dein Schaltbild am PC, PC. Er stürzt dauernd ab, dein Rücken tut dir weh, so weh. Ein paar Vorgaben kannst du nicht lesen hier, dahingekritzelt auf Brotpapier. Aber unbeirrbar, arbeitest du vor dich hin. Die Chips haben heut' Gehäuse winzig klein, so klein. Wer hat dich gefragt, du lötest sie nur ein, nur ein. so langsam tun' dir die Augen weh. Aber unbeirrbar, arbeitest du vor dich hin. Für das Projekt noch Software bräuchte man, braucht man. Ein paar tausend Zeilen Quellcode muss noch dran, noch dran. Ein paar Bugs, die hast du schon festgestellt. Der Compiler dir in den Rücken fällt. Aber unbeirrbar, arbeitest du vor dich hin. Das Gerät ist fertig, doch an Fehlern reich, so reich. Du würdest sie gerne finden, und zwar gleich, jetzt gleich. Doch das Marketing verkauft es dann, und schleppt dir den nächsten Auftrag ran. Aber unbeirrbar, arbeitest du vor dich hin. Und das Zinn verläuft zu 'nem kleinen See, Set Gate Reset Gate Flip Flop Data Out LED (c) Dieter Müller D 2005,2006 1.0 ACC Set Gate Reset Gate Flip Flop Data Out LED (c) Dieter Müller D 2005,2006 1.0 PC Set Gate Reset Gate Flip Flop LED (c) Dieter Müller D 2005,2006 1.0 T0 Set Gate Reset Gate Flip Flop LED (c) Dieter Müller D 2005,2006 1.0 T1 Note: No OD_T1 in MT15, one NAND gate could be eliminated. (c) Dieter Müller D 2005,2006 1.0 D LD Q OE One FlipFlop. (simplified Block diagram) Gates are open_collector TTL NANDs. T0, T1 have three outputs (with separate output_enables) ALU, PC outputs have no pullup resistor, while T0, T1 have some. The three jumpers at the BOTTOM of the PCB are normally closed. Control signals: LD (load) and OE (output_enable) are active HIGH. Register slice may be turned into a buffered Quad D_FlipFlop with buffered inverted/non_inverted outputs by opening said jumpers, removing some transistors, and placing 7 additional wires. Please use (RED) LEDs with a low voltage drop...