// this file is generated by topld.pl 
// please don't edit it. 
// input pins 
// output pins 
// internal nodes 
// code nodes 
// equations 
// c1: c_us 
// c2: c_us 
// c3: c_us 
// c4: c_us 
// c5: c_us 
// c6: c_us 
// e1: sn7400 
module m100x (n_t_12x, n_t_16x, n_t_20x, n_t_25x, n_t_2x, n_t_30x, n_t_34x, n_t_40x, n_t_43x, n_t_46x, n_t_51x, n_t_54x, n_t_5x, n_t_60x, n_t_63x, n15v, n_t_10x, n_t_13x, n_t_14x, n_t_17x, n_t_18x, n_t_19x, n_t_23x, n_t_26x, n_t_27x, n_t_29x, n_t_31x, n_t_32x, n_t_33x, n_t_35x, n_t_36x, n_t_37x, n_t_41x, n_t_42x, n_t_47x, n_t_48x, n_t_4x, n_t_50x, n_t_52x, n_t_53x, n_t_55x, n_t_56x, n_t_57x, n_t_61x, n_t_6x, n_t_8x, n_t_9x);
input n_t_12x;
input n_t_16x;
input n_t_20x;
input n_t_25x;
input n_t_2x;
input n_t_30x;
input n_t_34x;
input n_t_40x;
input n_t_43x;
input n_t_46x;
input n_t_51x;
input n_t_54x;
input n_t_5x;
input n_t_60x;
input n_t_63x;
output n15v;
output n_t_10x;
output n_t_13x;
output n_t_14x;
output n_t_17x;
output n_t_18x;
output n_t_19x;
output n_t_23x;
output n_t_26x;
output n_t_27x;
output n_t_29x;
output n_t_31x;
output n_t_32x;
output n_t_33x;
output n_t_35x;
output n_t_36x;
output n_t_37x;
output n_t_41x;
output n_t_42x;
output n_t_47x;
output n_t_48x;
input n_t_4x;
output n_t_50x;
output n_t_52x;
output n_t_53x;
output n_t_55x;
output n_t_56x;
output n_t_57x;
output n_t_61x;
output n_t_6x;
output n_t_8x;
output n_t_9x;


assign n_t_41x = ~(n_t_4x & n_t_43x);
assign n_t_36x = ~(n_t_4x & n_t_40x);
assign n_t_6x = ~(n_t_2x & n_t_4x);
assign n_t_9x = ~(n_t_5x & n_t_4x);
// e2: sn7400 
assign n_t_50x = ~(n_t_4x & n_t_51x);
assign n_t_17x = ~(n_t_16x & n_t_4x);
assign n_t_13x = ~(n_t_12x & n_t_4x);
assign n_t_47x = ~(n_t_46x & n_t_4x);
// e3: sn7400 
assign n_t_56x = ~(n_t_4x & n_t_60x);
assign n_t_26x = ~(n_t_4x & n_t_25x);
assign n_t_19x = ~(n_t_20x & n_t_4x);
assign n_t_53x = ~(n_t_54x & n_t_4x);
// e4: sn7400 
assign n_t_31x = ~(n_t_4x & n_t_34x);
assign n_t_61x = ~(n_t_4x & n_t_63x);
assign n_t_27x = ~(n_t_4x & n_t_30x);
// open collector 'wire-or's 
endmodule