// this file is generated by topld.pl 
// please don't edit it. 
// input pins 
// output pins 
// internal nodes 
// code nodes 
// equations 
// c1: cpol_use 
// c2: c_us 
// c3: c_us 
// c4: c_us 
// c5: c_us 
// c7: cpol_use 
// c8: c_us 
// c9: cpol_use 
// c10: c_us 
// c11: c_us 
// c12: c_us 
// c13: c_us 
// c15: cpol_use 
// c16: c_us 
// c17: c_us 
// c18: c_us 
// c19: c_us 
// c20: c_us 
// e1: sn74h40 
module m302k (n_t_2x, n_t_4x, d1, d2, e1, e2, f1, f2, h1, h2, j1, j2, k2, l2, m2, n1, n2, p1, p2, r1, r2, s1, s2, t2, u1, v2);
input n_t_2x;
input n_t_4x;
output d1;
output d2;
output e1;
output e2;
output f1;
output f2;
output h1;
input h2;
output j1;
input j2;
input k2;
output l2;
input m2;
output n1;
input n2;
output p1;
input p2;
output r1;
output r2;
output s1;
output s2;
output t2;
output u1;
output v2;


assign s2 = ~(m2 & n2 & p2 & n_t_4x);
assign l2 = ~(k2 & j2 & h2 & n_t_2x);
// open collector 'wire-or's 
endmodule