// this file is generated by topld.pl 
// please don't edit it. 
// input pins 
// output pins 
// internal nodes 
// code nodes 
// equations 
// c1: c_us 
// c2: c_us 
// c3: c_us 
// c4: c_us 
// c5: c_us 
// e1: sn7420 
module m506x (n_t_14x, n_t_22x, n_t_30x, n_t_32x, n_t_37x, n_t_5x, n15v, n_t_12x, n_t_15x, n_t_16x, n_t_17x, n_t_18x, n_t_1x, n_t_21x, n_t_23x, n_t_26x, n_t_29x, n_t_31x, n_t_33x, n_t_36x, n_t_38x, n_t_39x, n_t_40x, n_t_41x, n_t_42x, n_t_43x, n_t_44x, n_t_45x, n_t_46x, n_t_47x, n_t_48x, n_t_49x, n_t_4x, n_t_6x, n_t_7x, n_t_8x, n_t_9x);
input n_t_14x;
input n_t_22x;
input n_t_30x;
input n_t_32x;
input n_t_37x;
input n_t_5x;
output n15v;
input n_t_12x;
output n_t_15x;
input n_t_16x;
input n_t_17x;
output n_t_18x;
output n_t_1x;
input n_t_21x;
output n_t_23x;
output n_t_26x;
input n_t_29x;
input n_t_31x;
output n_t_33x;
input n_t_36x;
input n_t_38x;
input n_t_39x;
input n_t_40x;
input n_t_41x;
output n_t_42x;
output n_t_43x;
input n_t_44x;
input n_t_45x;
output n_t_46x;
input n_t_47x;
output n_t_48x;
input n_t_49x;
input n_t_4x;
input n_t_6x;
input n_t_7x;
output n_t_8x;
output n_t_9x;


assign n_t_15x = ~(n_t_12x & n_t_16x & n_t_17x & n_t_14x);
assign n_t_8x = ~(n_t_7x & n_t_6x & n_t_4x & n_t_5x);
// e2: sn7420 
assign n_t_46x = ~(n_t_29x & n_t_44x & n_t_45x & n_t_30x);
assign n_t_42x = ~(n_t_39x & n_t_38x & n_t_21x & n_t_22x);
// e3: sn7420 
assign n_t_48x = ~(n_t_36x & n_t_49x & n_t_47x & n_t_37x);
assign n_t_43x = ~(n_t_41x & n_t_40x & n_t_31x & n_t_32x);
// open collector 'wire-or's 
endmodule