// this file is generated by topld.pl 
// please don't edit it. 
// input pins 
// output pins 
// internal nodes 
// code nodes 
// equations 
// c1: c_us 
// c2: c_us 
// c3: c_us 
// c4: c_us 
// c5: c_us 
// c6: c_us 
// c7: c_us 
// c8: c_us 
// c9: c_us 
// c10: c_us 
// c11: cpol_use 
// e2: sn7450 
module m5921a (b1, b2, c1, d1, d2, e1, e2, f1, h1, h2, j1, k1, k2, l1, m1, m2, n1, n_t_13x, n_t_14x, n_t_15x, n_t_18x, n_t_20x, n_t_25x, n_t_27x, p1, p2, r1, s1, s2, t2, u1, v1, v2);
output b1;
output b2;
input c1;
input d1;
input d2;
input e1;
input e2;
input f1;
input h1;
input h2;
input j1;
input k1;
input k2;
input l1;
input m1;
input m2;
input n1;
output n_t_13x;
output n_t_14x;
output n_t_15x;
output n_t_18x;
output n_t_20x;
output n_t_25x;
output n_t_27x;
input p1;
input p2;
input r1;
input s1;
input s2;
output t2;
output u1;
output v1;
output v2;


assign n_t_14x = ~(c1 & e1
                    | d1 & d2);
assign n_t_13x = ~(d2 & f1
                    | c1 & h1);
// e4: ds8640n 
// e5: sn7402 
assign n_t_15x = ~(d2
                    | c1);
// e6: sn74h04 
assign v2 = s2;
assign v1 = p2;
assign u1 = m2;
assign t2 = k2;
assign b2 = h2;
assign b1 = e2;
// e7: sn7450 
assign n_t_18x = ~(c1 & k1
                    | j1 & d2);
assign n_t_20x = ~(c1 & m1
                    | d2 & l1);
// e8: ds8640n 
// e10: sn7450 
assign n_t_25x = ~(d2 & n1
                    | p1 & c1);
assign n_t_27x = ~(d2 & r1
                    | c1 & s1);
// open collector 'wire-or's 
endmodule