// this file is generated by topld.pl 
// please don't edit it. 
// input pins 
// output pins 
// internal nodes 
// code nodes 
// equations 
// c1: c_us 
// c2: c_us 
// c3: c_us 
// e1: sn7440 
module m617c (a1, b1, c1, d1, d2, e1, e2, f1, f2, h1, h2, j1, j2, k1, k2, l1, l2, m1, m2, n1, n2, p1, p2, r1, r2, s1, s2, t2, u1, u2, v1, v2);
input a1;
input b1;
input c1;
input d1;
input d2;
output e1;
input e2;
input f1;
input f2;
input h1;
input h2;
input j1;
output j2;
input k1;
input k2;
output l1;
input l2;
input m1;
input m2;
input n1;
input n2;
input p1;
output p2;
input r1;
input r2;
output s1;
input s2;
input t2;
output u1;
input u2;
output v1;
output v2;


assign e1 = ~(a1 & b1 & c1 & d1);
assign j2 = ~(h2 & f2 & e2 & d2);
// e2: sn7440 
assign l1 = ~(f1 & h1 & j1 & k1);
assign p2 = ~(n2 & m2 & l2 & k2);
// e3: sn7440 
assign s1 = ~(m1 & n1 & p1 & r1);
assign v2 = ~(u2 & t2 & s2 & r2);
// open collector 'wire-or's 
endmodule