TimeQuest Timing Analyzer report for cpld Sat Nov 18 05:24:00 2023 Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition --------------------- ; Table of Contents ; --------------------- 1. Legal Notice 2. TimeQuest Timing Analyzer Summary 3. Parallel Compilation 4. Clocks 5. Fmax Summary 6. Setup Summary 7. Hold Summary 8. Recovery Summary 9. Removal Summary 10. Minimum Pulse Width Summary 11. Setup: 'bd1200' 12. Setup: 'bd600' 13. Setup: 'm8650d:m8650d|gdollar_3' 14. Setup: 'clk' 15. Setup: 'bd115200' 16. Setup: 'bd19200' 17. Setup: 'bd2400' 18. Setup: 'bd38400' 19. Setup: 'bd4800' 20. Setup: 'bd9600' 21. Setup: 'm8650d:m8650d|gdollar_2' 22. Setup: 'm8650d:m8650d|rx_rate' 23. Setup: 'n_t_1x' 24. Setup: 'cf0' 25. Hold: 'cf0' 26. Hold: 'bd600' 27. Hold: 'clk' 28. Hold: 'bd115200' 29. Hold: 'bd1200' 30. Hold: 'bd38400' 31. Hold: 'bd9600' 32. Hold: 'bd19200' 33. Hold: 'bd2400' 34. Hold: 'bd4800' 35. Hold: 'm8650d:m8650d|gdollar_2' 36. Hold: 'm8650d:m8650d|rx_rate' 37. Hold: 'n_t_1x' 38. Hold: 'm8650d:m8650d|gdollar_3' 39. Recovery: 'bd115200' 40. Recovery: 'n_t_1x' 41. Removal: 'bd115200' 42. Removal: 'n_t_1x' 43. Minimum Pulse Width: 'cf0' 44. Minimum Pulse Width: 'bd1200' 45. Minimum Pulse Width: 'bd115200' 46. Minimum Pulse Width: 'bd38400' 47. Minimum Pulse Width: 'bd600' 48. Minimum Pulse Width: 'bd9600' 49. Minimum Pulse Width: 'clk' 50. Minimum Pulse Width: 'bd19200' 51. Minimum Pulse Width: 'bd2400' 52. Minimum Pulse Width: 'bd4800' 53. Minimum Pulse Width: 'm8650d:m8650d|gdollar_2' 54. Minimum Pulse Width: 'm8650d:m8650d|gdollar_3' 55. Minimum Pulse Width: 'm8650d:m8650d|rx_rate' 56. Minimum Pulse Width: 'n_t_1x' 57. Clock to Output Times 58. Minimum Clock to Output Times 59. Propagation Delay 60. Minimum Propagation Delay 61. Setup Transfers 62. Hold Transfers 63. Recovery Transfers 64. Removal Transfers 65. Report TCCS 66. Report RSKM 67. Unconstrained Paths 68. TimeQuest Timing Analyzer Messages ---------------- ; Legal Notice ; ---------------- Copyright (C) 1991-2013 Altera Corporation Your use of Altera Corporation's design tools, logic functions and other software and tools, and its AMPP partner logic functions, and any output files from any of the foregoing (including device programming or simulation files), and any associated documentation or information are expressly subject to the terms and conditions of the Altera Program License Subscription Agreement, Altera MegaCore Function License Agreement, or other applicable license agreement, including, without limitation, that your use is for the sole purpose of programming logic devices manufactured by Altera and sold by Altera or its authorized distributors. Please refer to the applicable agreement for further details. +----------------------------------------------------------------------------------------+ ; TimeQuest Timing Analyzer Summary ; +--------------------+-------------------------------------------------------------------+ ; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ; ; Revision Name ; cpld ; ; Device Family ; MAX7000S ; ; Device Name ; EPM7128SLI84-10 ; ; Timing Models ; Final ; ; Delay Model ; Slow Model ; ; Rise/Fall Delays ; Unavailable ; +--------------------+-------------------------------------------------------------------+ Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time. +-------------------------------------+ ; Parallel Compilation ; +----------------------------+--------+ ; Processors ; Number ; +----------------------------+--------+ ; Number detected on machine ; 8 ; ; Maximum allowed ; 1 ; +----------------------------+--------+ +------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Clocks ; +-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+ ; Clock Name ; Type ; Period ; Frequency ; Rise ; Fall ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ; +-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+ ; bd600 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { bd600 } ; ; bd1200 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { bd1200 } ; ; bd2400 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { bd2400 } ; ; bd4800 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { bd4800 } ; ; bd9600 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { bd9600 } ; ; bd19200 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { bd19200 } ; ; bd38400 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { bd38400 } ; ; bd115200 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { bd115200 } ; ; cf0 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { cf0 } ; ; clk ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { clk } ; ; m8650d:m8650d|gdollar_2 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { m8650d:m8650d|gdollar_2 } ; ; m8650d:m8650d|gdollar_3 ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { m8650d:m8650d|gdollar_3 } ; ; m8650d:m8650d|rx_rate ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { m8650d:m8650d|rx_rate } ; ; n_t_1x ; Base ; 1.000 ; 1000.0 MHz ; 0.000 ; 0.500 ; ; ; ; ; ; ; ; ; ; ; { n_t_1x } ; +-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+ +--------------------------------------------------------------+ ; Fmax Summary ; +-----------+-----------------+-------------------------+------+ ; Fmax ; Restricted Fmax ; Clock Name ; Note ; +-----------+-----------------+-------------------------+------+ ; 100.0 MHz ; 100.0 MHz ; bd1200 ; ; ; 100.0 MHz ; 100.0 MHz ; bd600 ; ; ; 100.0 MHz ; 100.0 MHz ; m8650d:m8650d|gdollar_3 ; ; +-----------+-----------------+-------------------------+------+ This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods. FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock. Paths of different clocks, including generated clocks, are ignored. For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis. +--------------------------------------------------+ ; Setup Summary ; +-------------------------+--------+---------------+ ; Clock ; Slack ; End Point TNS ; +-------------------------+--------+---------------+ ; bd1200 ; -9.000 ; -37.500 ; ; bd600 ; -9.000 ; -9.000 ; ; m8650d:m8650d|gdollar_3 ; -9.000 ; -9.000 ; ; clk ; -6.000 ; -6.000 ; ; bd115200 ; -1.500 ; -1.500 ; ; bd19200 ; -1.500 ; -1.500 ; ; bd2400 ; -1.500 ; -1.500 ; ; bd38400 ; -1.500 ; -1.500 ; ; bd4800 ; -1.500 ; -1.500 ; ; bd9600 ; -1.500 ; -1.500 ; ; m8650d:m8650d|gdollar_2 ; -1.500 ; -1.500 ; ; m8650d:m8650d|rx_rate ; -1.500 ; -1.500 ; ; n_t_1x ; -1.500 ; -1.500 ; ; cf0 ; 7.000 ; 0.000 ; +-------------------------+--------+---------------+ +---------------------------------------------------+ ; Hold Summary ; +-------------------------+---------+---------------+ ; Clock ; Slack ; End Point TNS ; +-------------------------+---------+---------------+ ; cf0 ; -12.300 ; -12.300 ; ; bd600 ; -11.800 ; -11.800 ; ; clk ; -11.500 ; -11.500 ; ; bd115200 ; -11.000 ; -14.000 ; ; bd1200 ; -11.000 ; -14.000 ; ; bd38400 ; -11.000 ; -14.000 ; ; bd9600 ; -11.000 ; -14.000 ; ; bd19200 ; -3.000 ; -3.000 ; ; bd2400 ; -3.000 ; -3.000 ; ; bd4800 ; -3.000 ; -3.000 ; ; m8650d:m8650d|gdollar_2 ; -3.000 ; -3.000 ; ; m8650d:m8650d|rx_rate ; -3.000 ; -3.000 ; ; n_t_1x ; -3.000 ; -3.000 ; ; m8650d:m8650d|gdollar_3 ; 5.000 ; 0.000 ; +-------------------------+---------+---------------+ +-----------------------------------+ ; Recovery Summary ; +----------+--------+---------------+ ; Clock ; Slack ; End Point TNS ; +----------+--------+---------------+ ; bd115200 ; -4.500 ; -4.500 ; ; n_t_1x ; -4.500 ; -4.500 ; +----------+--------+---------------+ +----------------------------------+ ; Removal Summary ; +----------+-------+---------------+ ; Clock ; Slack ; End Point TNS ; +----------+-------+---------------+ ; bd115200 ; 0.000 ; 0.000 ; ; n_t_1x ; 0.000 ; 0.000 ; +----------+-------+---------------+ +--------------------------------------------------+ ; Minimum Pulse Width Summary ; +-------------------------+--------+---------------+ ; Clock ; Slack ; End Point TNS ; +-------------------------+--------+---------------+ ; cf0 ; -4.300 ; -16.800 ; ; bd1200 ; -3.500 ; -42.000 ; ; bd115200 ; -3.500 ; -14.000 ; ; bd38400 ; -3.500 ; -14.000 ; ; bd600 ; -3.500 ; -14.000 ; ; bd9600 ; -3.500 ; -14.000 ; ; clk ; -3.500 ; -14.000 ; ; bd19200 ; -3.500 ; -7.000 ; ; bd2400 ; -3.500 ; -7.000 ; ; bd4800 ; -3.500 ; -7.000 ; ; m8650d:m8650d|gdollar_2 ; -3.500 ; -7.000 ; ; m8650d:m8650d|gdollar_3 ; -3.500 ; -7.000 ; ; m8650d:m8650d|rx_rate ; -3.500 ; -7.000 ; ; n_t_1x ; -3.500 ; -7.000 ; +-------------------------+--------+---------------+ +---------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'bd1200' ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -9.000 ; div11a ; div11a ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11c ; div11a ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11d ; div11a ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11b ; div11a ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11b ; div11b ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11a ; div11b ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11c ; div11b ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11d ; div11b ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11c ; div11c ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11d ; div11c ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11a ; div11c ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11d ; div11d ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11c ; div11d ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -9.000 ; div11a ; div11d ; bd1200 ; bd1200 ; 1.000 ; 0.000 ; 8.000 ; ; -1.500 ; bd600 ; bd600 ; bd600 ; bd1200 ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; bd600 ; bd600 ; bd600 ; bd1200 ; 1.000 ; 6.000 ; 8.000 ; ; 6.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd1200 ; 0.500 ; 14.000 ; 8.000 ; ; 7.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd1200 ; 1.000 ; 14.000 ; 8.000 ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'bd600' ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -9.000 ; bd300 ; bd300 ; bd600 ; bd600 ; 1.000 ; 0.000 ; 8.000 ; ; 7.300 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd600 ; 0.500 ; 14.800 ; 8.000 ; ; 7.800 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd600 ; 1.000 ; 14.800 ; 8.000 ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +-------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'm8650d:m8650d|gdollar_3' ; +--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+ ; -9.000 ; m8650d:m8650d|n_t_162x ; m8650d:m8650d|n_t_162x ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; 1.000 ; 0.000 ; 8.000 ; +--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'clk' ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -6.000 ; bd115200 ; bd115200 ; bd115200 ; clk ; 0.500 ; 1.500 ; 8.000 ; ; -5.500 ; bd115200 ; bd115200 ; bd115200 ; clk ; 1.000 ; 1.500 ; 8.000 ; ; 7.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; clk ; 0.500 ; 14.500 ; 8.000 ; ; 7.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; clk ; 1.000 ; 14.500 ; 8.000 ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'bd115200' ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -1.500 ; n_t_1x ; n_t_1x ; n_t_1x ; bd115200 ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; n_t_1x ; n_t_1x ; n_t_1x ; bd115200 ; 1.000 ; 6.000 ; 8.000 ; ; 6.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd115200 ; 0.500 ; 14.000 ; 8.000 ; ; 7.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd115200 ; 1.000 ; 14.000 ; 8.000 ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Setup: 'bd19200' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -1.500 ; bd9600 ; bd9600 ; bd9600 ; bd19200 ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; bd9600 ; bd9600 ; bd9600 ; bd19200 ; 1.000 ; 6.000 ; 8.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Setup: 'bd2400' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -1.500 ; bd1200 ; bd1200 ; bd1200 ; bd2400 ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; bd1200 ; bd1200 ; bd1200 ; bd2400 ; 1.000 ; 6.000 ; 8.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'bd38400' ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -1.500 ; bd19200 ; bd19200 ; bd19200 ; bd38400 ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; bd19200 ; bd19200 ; bd19200 ; bd38400 ; 1.000 ; 6.000 ; 8.000 ; ; 6.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd38400 ; 0.500 ; 14.000 ; 8.000 ; ; 7.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd38400 ; 1.000 ; 14.000 ; 8.000 ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Setup: 'bd4800' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -1.500 ; bd2400 ; bd2400 ; bd2400 ; bd4800 ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; bd2400 ; bd2400 ; bd2400 ; bd4800 ; 1.000 ; 6.000 ; 8.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'bd9600' ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -1.500 ; bd4800 ; bd4800 ; bd4800 ; bd9600 ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; bd4800 ; bd4800 ; bd4800 ; bd9600 ; 1.000 ; 6.000 ; 8.000 ; ; 6.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd9600 ; 0.500 ; 14.000 ; 8.000 ; ; 7.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd9600 ; 1.000 ; 14.000 ; 8.000 ; +--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'm8650d:m8650d|gdollar_2' ; +--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+ ; -1.500 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_2 ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_2 ; 1.000 ; 6.000 ; 8.000 ; +--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+ +-------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'm8650d:m8650d|rx_rate' ; +--------+-------------------------+-------------------------+-------------------------+-----------------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-------------------------+-------------------------+-------------------------+-----------------------+--------------+------------+------------+ ; -1.500 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|rx_rate ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|rx_rate ; 1.000 ; 6.000 ; 8.000 ; +--------+-------------------------+-------------------------+-------------------------+-----------------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Setup: 'n_t_1x' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -1.500 ; bd38400 ; bd38400 ; bd38400 ; n_t_1x ; 0.500 ; 6.000 ; 8.000 ; ; -1.000 ; bd38400 ; bd38400 ; bd38400 ; n_t_1x ; 1.000 ; 6.000 ; 8.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +--------------------------------------------------------------------------------------------------------------------------------------+ ; Setup: 'cf0' ; +-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; 7.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; cf0 ; 0.500 ; 14.500 ; 8.000 ; ; 7.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; cf0 ; 0.500 ; 14.500 ; 8.000 ; ; 7.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; cf0 ; 1.000 ; 14.500 ; 8.000 ; ; 7.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; cf0 ; 1.000 ; 14.500 ; 8.000 ; +-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'cf0' ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -12.300 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; cf0 ; 0.000 ; 15.300 ; 8.000 ; ; -11.800 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; cf0 ; -0.500 ; 15.300 ; 8.000 ; ; -11.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; cf0 ; 0.000 ; 14.500 ; 8.000 ; ; -11.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; cf0 ; -0.500 ; 14.500 ; 8.000 ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'bd600' ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -11.800 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd600 ; 0.000 ; 14.800 ; 8.000 ; ; -11.300 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd600 ; -0.500 ; 14.800 ; 8.000 ; ; 5.000 ; bd300 ; bd300 ; bd600 ; bd600 ; 0.000 ; 0.000 ; 8.000 ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'clk' ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -11.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; clk ; 0.000 ; 14.500 ; 8.000 ; ; -11.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; clk ; -0.500 ; 14.500 ; 8.000 ; ; 1.500 ; bd115200 ; bd115200 ; bd115200 ; clk ; 0.000 ; 1.500 ; 8.000 ; ; 2.000 ; bd115200 ; bd115200 ; bd115200 ; clk ; -0.500 ; 1.500 ; 8.000 ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'bd115200' ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -11.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd115200 ; 0.000 ; 14.000 ; 8.000 ; ; -10.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd115200 ; -0.500 ; 14.000 ; 8.000 ; ; -3.000 ; n_t_1x ; n_t_1x ; n_t_1x ; bd115200 ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; n_t_1x ; n_t_1x ; n_t_1x ; bd115200 ; -0.500 ; 6.000 ; 8.000 ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'bd1200' ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -11.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd1200 ; 0.000 ; 14.000 ; 8.000 ; ; -10.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd1200 ; -0.500 ; 14.000 ; 8.000 ; ; -3.000 ; bd600 ; bd600 ; bd600 ; bd1200 ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; bd600 ; bd600 ; bd600 ; bd1200 ; -0.500 ; 6.000 ; 8.000 ; ; 5.000 ; div11a ; div11a ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11c ; div11a ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11d ; div11a ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11b ; div11a ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11b ; div11b ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11a ; div11b ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11c ; div11b ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11d ; div11b ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11c ; div11c ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11d ; div11c ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11a ; div11c ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11d ; div11d ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11c ; div11d ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; ; 5.000 ; div11a ; div11d ; bd1200 ; bd1200 ; 0.000 ; 0.000 ; 8.000 ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'bd38400' ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -11.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd38400 ; 0.000 ; 14.000 ; 8.000 ; ; -10.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd38400 ; -0.500 ; 14.000 ; 8.000 ; ; -3.000 ; bd19200 ; bd19200 ; bd19200 ; bd38400 ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; bd19200 ; bd19200 ; bd19200 ; bd38400 ; -0.500 ; 6.000 ; 8.000 ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'bd9600' ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ ; -11.000 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd9600 ; 0.000 ; 14.000 ; 8.000 ; ; -10.500 ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; bd9600 ; -0.500 ; 14.000 ; 8.000 ; ; -3.000 ; bd4800 ; bd4800 ; bd4800 ; bd9600 ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; bd4800 ; bd4800 ; bd4800 ; bd9600 ; -0.500 ; 6.000 ; 8.000 ; +---------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Hold: 'bd19200' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -3.000 ; bd9600 ; bd9600 ; bd9600 ; bd19200 ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; bd9600 ; bd9600 ; bd9600 ; bd19200 ; -0.500 ; 6.000 ; 8.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Hold: 'bd2400' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -3.000 ; bd1200 ; bd1200 ; bd1200 ; bd2400 ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; bd1200 ; bd1200 ; bd1200 ; bd2400 ; -0.500 ; 6.000 ; 8.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Hold: 'bd4800' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -3.000 ; bd2400 ; bd2400 ; bd2400 ; bd4800 ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; bd2400 ; bd2400 ; bd2400 ; bd4800 ; -0.500 ; 6.000 ; 8.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'm8650d:m8650d|gdollar_2' ; +--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+ ; -3.000 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_2 ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_2 ; -0.500 ; 6.000 ; 8.000 ; +--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+ +-------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'm8650d:m8650d|rx_rate' ; +--------+-------------------------+-------------------------+-------------------------+-----------------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-------------------------+-------------------------+-------------------------+-----------------------+--------------+------------+------------+ ; -3.000 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|rx_rate ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|rx_rate ; -0.500 ; 6.000 ; 8.000 ; +--------+-------------------------+-------------------------+-------------------------+-----------------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Hold: 'n_t_1x' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -3.000 ; bd38400 ; bd38400 ; bd38400 ; n_t_1x ; 0.000 ; 6.000 ; 8.000 ; ; -2.500 ; bd38400 ; bd38400 ; bd38400 ; n_t_1x ; -0.500 ; 6.000 ; 8.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Hold: 'm8650d:m8650d|gdollar_3' ; +-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+ ; 5.000 ; m8650d:m8650d|n_t_162x ; m8650d:m8650d|n_t_162x ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; 0.000 ; 0.000 ; 8.000 ; +-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Recovery: 'bd115200' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -4.500 ; bd38400 ; n_t_1x ; bd38400 ; bd115200 ; 0.500 ; 6.000 ; 11.000 ; ; -4.500 ; n_t_1x ; n_t_1x ; n_t_1x ; bd115200 ; 0.500 ; 6.000 ; 11.000 ; ; -4.000 ; bd38400 ; n_t_1x ; bd38400 ; bd115200 ; 1.000 ; 6.000 ; 11.000 ; ; -4.000 ; n_t_1x ; n_t_1x ; n_t_1x ; bd115200 ; 1.000 ; 6.000 ; 11.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +----------------------------------------------------------------------------------------------------+ ; Recovery: 'n_t_1x' ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; -4.500 ; bd38400 ; bd38400 ; bd38400 ; n_t_1x ; 0.500 ; 6.000 ; 11.000 ; ; -4.500 ; n_t_1x ; bd38400 ; n_t_1x ; n_t_1x ; 0.500 ; 6.000 ; 11.000 ; ; -4.000 ; bd38400 ; bd38400 ; bd38400 ; n_t_1x ; 1.000 ; 6.000 ; 11.000 ; ; -4.000 ; n_t_1x ; bd38400 ; n_t_1x ; n_t_1x ; 1.000 ; 6.000 ; 11.000 ; +--------+-----------+---------+--------------+-------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------+ ; Removal: 'bd115200' ; +-------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +-------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; 0.000 ; bd38400 ; n_t_1x ; bd38400 ; bd115200 ; 0.000 ; 6.000 ; 11.000 ; ; 0.000 ; n_t_1x ; n_t_1x ; n_t_1x ; bd115200 ; 0.000 ; 6.000 ; 11.000 ; ; 0.500 ; bd38400 ; n_t_1x ; bd38400 ; bd115200 ; -0.500 ; 6.000 ; 11.000 ; ; 0.500 ; n_t_1x ; n_t_1x ; n_t_1x ; bd115200 ; -0.500 ; 6.000 ; 11.000 ; +-------+-----------+---------+--------------+-------------+--------------+------------+------------+ +---------------------------------------------------------------------------------------------------+ ; Removal: 'n_t_1x' ; +-------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; +-------+-----------+---------+--------------+-------------+--------------+------------+------------+ ; 0.000 ; bd38400 ; bd38400 ; bd38400 ; n_t_1x ; 0.000 ; 6.000 ; 11.000 ; ; 0.000 ; n_t_1x ; bd38400 ; n_t_1x ; n_t_1x ; 0.000 ; 6.000 ; 11.000 ; ; 0.500 ; bd38400 ; bd38400 ; bd38400 ; n_t_1x ; -0.500 ; 6.000 ; 11.000 ; ; 0.500 ; n_t_1x ; bd38400 ; n_t_1x ; n_t_1x ; -0.500 ; 6.000 ; 11.000 ; +-------+-----------+---------+--------------+-------------+--------------+------------+------------+ +--------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'cf0' ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ ; -4.300 ; -0.300 ; 4.000 ; High Pulse Width ; cf0 ; Rise ; m8650d:m8650d|rx_rate ; ; -4.300 ; -0.300 ; 4.000 ; Low Pulse Width ; cf0 ; Rise ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; cf0 ; Fall ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; cf0 ; Fall ; m8650d:m8650d|rx_rate ; ; -0.300 ; -0.300 ; 0.000 ; High Pulse Width ; cf0 ; Fall ; m8650d|rx_rate|[0] ; ; -0.300 ; -0.300 ; 0.000 ; Low Pulse Width ; cf0 ; Fall ; m8650d|rx_rate|[0] ; ; -0.300 ; -0.300 ; 0.000 ; High Pulse Width ; cf0 ; Fall ; ratex2~26|dataout ; ; -0.300 ; -0.300 ; 0.000 ; Low Pulse Width ; cf0 ; Fall ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; cf0 ; Rise ; cf0|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; cf0 ; Rise ; cf0|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; cf0 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; cf0 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; cf0 ; Rise ; ratex2~26|[1] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; cf0 ; Rise ; ratex2~26|[1] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; cf0 ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; cf0 ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; cf0 ; Fall ; ratex2~26|pexpin ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; cf0 ; Fall ; ratex2~26|pexpin ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; cf0 ; Rise ; ratex2~27|[1] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; cf0 ; Rise ; ratex2~27|[1] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; cf0 ; Fall ; ratex2~27|pexpout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; cf0 ; Fall ; ratex2~27|pexpout ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ +---------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'bd1200' ; +--------+--------------+----------------+------------------+--------+------------+-----------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+--------+------------+-----------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd1200 ; Rise ; bd600 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd1200 ; Rise ; bd600 ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd1200 ; Fall ; div11a ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd1200 ; Fall ; div11a ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd1200 ; Fall ; div11b ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd1200 ; Fall ; div11b ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd1200 ; Fall ; div11c ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd1200 ; Fall ; div11c ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd1200 ; Fall ; div11d ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd1200 ; Fall ; div11d ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd1200 ; Fall ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd1200 ; Fall ; m8650d:m8650d|rx_rate ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; bd1200|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; bd1200|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; bd600|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; bd600|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; div11a|[4] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; div11a|[4] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; div11b|[4] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; div11b|[4] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; div11c|[3] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; div11c|[3] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; div11d|[3] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; div11d|[3] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; ratex2~26|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; ratex2~26|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd1200 ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd1200 ; Rise ; ratex2~26|dataout ; +--------+--------------+----------------+------------------+--------+------------+-----------------------+ +-----------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'bd115200' ; +--------+--------------+----------------+------------------+----------+------------+-----------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+----------+------------+-----------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd115200 ; Fall ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd115200 ; Fall ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd115200 ; Fall ; n_t_1x ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd115200 ; Fall ; n_t_1x ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd115200 ; Rise ; bd115200|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd115200 ; Rise ; bd115200|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd115200 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd115200 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd115200 ; Rise ; n_t_1x|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd115200 ; Rise ; n_t_1x|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd115200 ; Rise ; ratex2~26|[5] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd115200 ; Rise ; ratex2~26|[5] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd115200 ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd115200 ; Rise ; ratex2~26|dataout ; +--------+--------------+----------------+------------------+----------+------------+-----------------------+ +----------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'bd38400' ; +--------+--------------+----------------+------------------+---------+------------+-----------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+---------+------------+-----------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd38400 ; Rise ; bd19200 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd38400 ; Rise ; bd19200 ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd38400 ; Fall ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd38400 ; Fall ; m8650d:m8650d|rx_rate ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd38400 ; Rise ; bd19200|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd38400 ; Rise ; bd19200|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd38400 ; Rise ; bd38400|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd38400 ; Rise ; bd38400|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd38400 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd38400 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd38400 ; Rise ; ratex2~26|[6] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd38400 ; Rise ; ratex2~26|[6] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd38400 ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd38400 ; Rise ; ratex2~26|dataout ; +--------+--------------+----------------+------------------+---------+------------+-----------------------+ +--------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'bd600' ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd600 ; Rise ; bd300 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd600 ; Rise ; bd300 ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd600 ; Fall ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd600 ; Fall ; m8650d:m8650d|rx_rate ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd600 ; Rise ; bd300|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd600 ; Rise ; bd300|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd600 ; Rise ; bd600|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd600 ; Rise ; bd600|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd600 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd600 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd600 ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd600 ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd600 ; Rise ; ratex2~26|pexpin ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd600 ; Rise ; ratex2~26|pexpin ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd600 ; Rise ; ratex2~27|[4] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd600 ; Rise ; ratex2~27|[4] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd600 ; Rise ; ratex2~27|pexpout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd600 ; Rise ; ratex2~27|pexpout ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ +---------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'bd9600' ; +--------+--------------+----------------+------------------+--------+------------+-----------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+--------+------------+-----------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd9600 ; Rise ; bd4800 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd9600 ; Rise ; bd4800 ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd9600 ; Fall ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd9600 ; Fall ; m8650d:m8650d|rx_rate ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd9600 ; Rise ; bd4800|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd9600 ; Rise ; bd4800|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd9600 ; Rise ; bd9600|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd9600 ; Rise ; bd9600|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd9600 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd9600 ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd9600 ; Rise ; ratex2~26|[4] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd9600 ; Rise ; ratex2~26|[4] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd9600 ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd9600 ; Rise ; ratex2~26|dataout ; +--------+--------------+----------------+------------------+--------+------------+-----------------------+ +--------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'clk' ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; clk ; Rise ; bd115200 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; clk ; Rise ; bd115200 ; ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; clk ; Fall ; m8650d:m8650d|rx_rate ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; clk ; Fall ; m8650d:m8650d|rx_rate ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; clk ; Rise ; bd115200|clk ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; clk ; Rise ; bd115200|clk ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; clk ; Rise ; clk|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; clk ; Rise ; clk|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; clk ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; clk ; Rise ; m8650d|rx_rate|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; clk ; Rise ; ratex2~26|[7] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; clk ; Rise ; ratex2~26|[7] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; clk ; Rise ; ratex2~26|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; clk ; Rise ; ratex2~26|dataout ; +--------+--------------+----------------+------------------+-------+------------+-----------------------+ +----------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'bd19200' ; +--------+--------------+----------------+------------------+---------+------------+-----------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+---------+------------+-----------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd19200 ; Rise ; bd9600 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd19200 ; Rise ; bd9600 ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd19200 ; Rise ; bd19200|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd19200 ; Rise ; bd19200|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd19200 ; Rise ; bd9600|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd19200 ; Rise ; bd9600|[0] ; +--------+--------------+----------------+------------------+---------+------------+-----------------+ +--------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'bd2400' ; +--------+--------------+----------------+------------------+--------+------------+----------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+--------+------------+----------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd2400 ; Rise ; bd1200 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd2400 ; Rise ; bd1200 ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd2400 ; Rise ; bd1200|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd2400 ; Rise ; bd1200|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd2400 ; Rise ; bd2400|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd2400 ; Rise ; bd2400|dataout ; +--------+--------------+----------------+------------------+--------+------------+----------------+ +--------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'bd4800' ; +--------+--------------+----------------+------------------+--------+------------+----------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+--------+------------+----------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; bd4800 ; Rise ; bd2400 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; bd4800 ; Rise ; bd2400 ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd4800 ; Rise ; bd2400|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd4800 ; Rise ; bd2400|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; bd4800 ; Rise ; bd4800|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; bd4800 ; Rise ; bd4800|dataout ; +--------+--------------+----------------+------------------+--------+------------+----------------+ +-----------------------------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'm8650d:m8650d|gdollar_2' ; +--------+--------------+----------------+------------------+-------------------------+------------+--------------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+-------------------------+------------+--------------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; m8650d:m8650d|gdollar_2 ; Fall ; m8650d:m8650d|gdollar_3 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; m8650d:m8650d|gdollar_2 ; Fall ; m8650d:m8650d|gdollar_3 ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; m8650d:m8650d|gdollar_2 ; Rise ; m8650d|gdollar_2|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; m8650d:m8650d|gdollar_2 ; Rise ; m8650d|gdollar_2|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; m8650d:m8650d|gdollar_2 ; Rise ; m8650d|gdollar_3|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; m8650d:m8650d|gdollar_2 ; Rise ; m8650d|gdollar_3|[0] ; +--------+--------------+----------------+------------------+-------------------------+------------+--------------------------+ +-----------------------------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'm8650d:m8650d|gdollar_3' ; +--------+--------------+----------------+------------------+-------------------------+------------+--------------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+-------------------------+------------+--------------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; m8650d:m8650d|gdollar_3 ; Fall ; m8650d:m8650d|n_t_162x ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; m8650d:m8650d|gdollar_3 ; Fall ; m8650d:m8650d|n_t_162x ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; m8650d:m8650d|gdollar_3 ; Rise ; m8650d|gdollar_3|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; m8650d:m8650d|gdollar_3 ; Rise ; m8650d|gdollar_3|dataout ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; m8650d:m8650d|gdollar_3 ; Rise ; m8650d|n_t_162x|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; m8650d:m8650d|gdollar_3 ; Rise ; m8650d|n_t_162x|[0] ; +--------+--------------+----------------+------------------+-------------------------+------------+--------------------------+ +--------------------------------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'm8650d:m8650d|rx_rate' ; +--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; m8650d:m8650d|rx_rate ; Fall ; m8650d:m8650d|gdollar_2 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; m8650d:m8650d|rx_rate ; Fall ; m8650d:m8650d|gdollar_2 ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; m8650d:m8650d|rx_rate ; Rise ; m8650d|gdollar_2|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; m8650d:m8650d|rx_rate ; Rise ; m8650d|gdollar_2|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; m8650d:m8650d|rx_rate ; Rise ; m8650d|rx_rate|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; m8650d:m8650d|rx_rate ; Rise ; m8650d|rx_rate|dataout ; +--------+--------------+----------------+------------------+-----------------------+------------+-------------------------+ +--------------------------------------------------------------------------------------------------+ ; Minimum Pulse Width: 'n_t_1x' ; +--------+--------------+----------------+------------------+--------+------------+----------------+ ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; +--------+--------------+----------------+------------------+--------+------------+----------------+ ; -3.500 ; 0.500 ; 4.000 ; High Pulse Width ; n_t_1x ; Fall ; bd38400 ; ; -3.500 ; 0.500 ; 4.000 ; Low Pulse Width ; n_t_1x ; Fall ; bd38400 ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; n_t_1x ; Rise ; bd38400|[0] ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; n_t_1x ; Rise ; bd38400|[0] ; ; 0.500 ; 0.500 ; 0.000 ; High Pulse Width ; n_t_1x ; Rise ; n_t_1x|dataout ; ; 0.500 ; 0.500 ; 0.000 ; Low Pulse Width ; n_t_1x ; Rise ; n_t_1x|dataout ; +--------+--------------+----------------+------------------+--------+------------+----------------+ +-------------------------------------------------------------------------------------------------+ ; Clock to Output Times ; +------------+-------------------------+---------+---------+------------+-------------------------+ ; Data Port ; Clock Port ; Rise ; Fall ; Clock Edge ; Clock Reference ; +------------+-------------------------+---------+---------+------------+-------------------------+ ; int_rqst_l ; m8650d:m8650d|gdollar_3 ; 88.500 ; 88.500 ; Fall ; m8650d:m8650d|gdollar_3 ; ; skip_l ; m8650d:m8650d|gdollar_3 ; 88.500 ; 88.500 ; Fall ; m8650d:m8650d|gdollar_3 ; ; txdttl ; m8650d:m8650d|gdollar_3 ; 104.500 ; 104.500 ; Fall ; m8650d:m8650d|gdollar_3 ; +------------+-------------------------+---------+---------+------------+-------------------------+ +-----------------------------------------------------------------------------------------------+ ; Minimum Clock to Output Times ; +------------+-------------------------+--------+--------+------------+-------------------------+ ; Data Port ; Clock Port ; Rise ; Fall ; Clock Edge ; Clock Reference ; +------------+-------------------------+--------+--------+------------+-------------------------+ ; int_rqst_l ; m8650d:m8650d|gdollar_3 ; 33.500 ; 33.500 ; Fall ; m8650d:m8650d|gdollar_3 ; ; skip_l ; m8650d:m8650d|gdollar_3 ; 33.500 ; 33.500 ; Fall ; m8650d:m8650d|gdollar_3 ; ; txdttl ; m8650d:m8650d|gdollar_3 ; 25.500 ; 25.500 ; Fall ; m8650d:m8650d|gdollar_3 ; +------------+-------------------------+--------+--------+------------+-------------------------+ +--------------------------------------------------------------------+ ; Propagation Delay ; +------------+---------------+---------+---------+---------+---------+ ; Input Port ; Output Port ; RR ; RF ; FR ; FF ; +------------+---------------+---------+---------+---------+---------+ ; data04_l ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data04_l ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data04_l ; txdttl ; 97.000 ; 97.000 ; 97.000 ; 97.000 ; ; data05_l ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data05_l ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data05_l ; txdttl ; 97.000 ; 97.000 ; 97.000 ; 97.000 ; ; data06_l ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data06_l ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data06_l ; txdttl ; 97.000 ; 97.000 ; 97.000 ; 97.000 ; ; data07_l ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data07_l ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data07_l ; txdttl ; 97.000 ; 97.000 ; 97.000 ; 97.000 ; ; data08_l ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data08_l ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data08_l ; txdttl ; 97.000 ; 97.000 ; 97.000 ; 97.000 ; ; data09_l ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data09_l ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data09_l ; txdttl ; 97.000 ; 97.000 ; 97.000 ; 97.000 ; ; data10_l ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data10_l ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; data10_l ; txdttl ; 97.000 ; 97.000 ; 97.000 ; 97.000 ; ; data11_l ; int_rqst_l ; ; 31.000 ; 31.000 ; ; ; data11_l ; skip_l ; ; 31.000 ; 31.000 ; ; ; data11_l ; txdttl ; ; 34.000 ; 34.000 ; ; ; initialize ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; initialize ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; initialize ; txdttl ; 97.000 ; 97.000 ; 97.000 ; 97.000 ; ; io_pause_l ; c0_l ; ; 18.800 ; 18.800 ; ; ; io_pause_l ; c1_l ; ; 18.800 ; 18.800 ; ; ; io_pause_l ; data04_l ; ; 18.800 ; 18.800 ; ; ; io_pause_l ; data05_l ; ; 18.800 ; 18.800 ; ; ; io_pause_l ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; io_pause_l ; internal_io_l ; ; 10.800 ; 10.800 ; ; ; io_pause_l ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; io_pause_l ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; md03_l ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md03_l ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md03_l ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md03_l ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md03_l ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md03_l ; internal_io_l ; 10.800 ; 10.800 ; 10.800 ; 10.800 ; ; md03_l ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md03_l ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; md04_l ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md04_l ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md04_l ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md04_l ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md04_l ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md04_l ; internal_io_l ; 10.800 ; 10.000 ; 10.000 ; 10.800 ; ; md04_l ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md04_l ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; md05_l ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md05_l ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md05_l ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md05_l ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md05_l ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md05_l ; internal_io_l ; 10.800 ; 10.800 ; 10.800 ; 10.800 ; ; md05_l ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md05_l ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; md06_l ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md06_l ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md06_l ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md06_l ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md06_l ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md06_l ; internal_io_l ; 10.800 ; 10.800 ; 10.800 ; 10.800 ; ; md06_l ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md06_l ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; md07_l ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md07_l ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md07_l ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md07_l ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md07_l ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md07_l ; internal_io_l ; 10.800 ; 10.800 ; 10.800 ; 10.800 ; ; md07_l ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md07_l ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; md08_l ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md08_l ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md08_l ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md08_l ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; md08_l ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md08_l ; internal_io_l ; 10.000 ; 10.800 ; 10.800 ; 10.000 ; ; md08_l ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; md08_l ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; md09_l ; c1_l ; ; 10.000 ; 10.000 ; ; ; md09_l ; data04_l ; ; 10.000 ; 10.000 ; ; ; md09_l ; data05_l ; ; 10.000 ; 10.000 ; ; ; md09_l ; int_rqst_l ; 86.000 ; 86.000 ; 86.000 ; 86.000 ; ; md09_l ; skip_l ; 86.000 ; 86.000 ; 86.000 ; 86.000 ; ; md09_l ; txdttl ; 102.000 ; 102.000 ; 102.000 ; 102.000 ; ; md10_l ; c0_l ; ; 10.000 ; 10.000 ; ; ; md10_l ; c1_l ; ; 10.000 ; 10.000 ; ; ; md10_l ; int_rqst_l ; 34.000 ; 26.000 ; 26.000 ; 34.000 ; ; md10_l ; skip_l ; 34.000 ; 26.000 ; 26.000 ; 34.000 ; ; md11_l ; c0_l ; 10.000 ; ; ; 10.000 ; ; md11_l ; c1_l ; 10.000 ; ; ; 10.000 ; ; md11_l ; data04_l ; 10.000 ; ; ; 10.000 ; ; md11_l ; data05_l ; 10.000 ; ; ; 10.000 ; ; md11_l ; int_rqst_l ; 86.000 ; 86.000 ; 86.000 ; 86.000 ; ; md11_l ; skip_l ; 86.000 ; 86.000 ; 86.000 ; 86.000 ; ; md11_l ; txdttl ; 102.000 ; 102.000 ; 102.000 ; 102.000 ; ; tp3 ; int_rqst_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; tp3 ; skip_l ; 81.000 ; 81.000 ; 81.000 ; 81.000 ; ; tp3 ; txdttl ; 73.000 ; 73.000 ; 73.000 ; 73.000 ; ; tp_ab1 ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_ab1 ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_ab1 ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_ab1 ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_ab1 ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; tp_ab1 ; internal_io_l ; 10.800 ; 10.800 ; 10.800 ; 10.800 ; ; tp_ab1 ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; tp_ab1 ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; tp_ba1 ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_ba1 ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_ba1 ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_ba1 ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_ba1 ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; tp_ba1 ; internal_io_l ; 10.800 ; 10.800 ; 10.800 ; 10.800 ; ; tp_ba1 ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; tp_ba1 ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; ; tp_bb1 ; c0_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_bb1 ; c1_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_bb1 ; data04_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_bb1 ; data05_l ; 18.800 ; 18.800 ; 18.800 ; 18.800 ; ; tp_bb1 ; int_rqst_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; tp_bb1 ; internal_io_l ; 10.800 ; 10.800 ; 10.800 ; 10.800 ; ; tp_bb1 ; skip_l ; 94.800 ; 94.800 ; 94.800 ; 94.800 ; ; tp_bb1 ; txdttl ; 110.800 ; 110.800 ; 110.800 ; 110.800 ; +------------+---------------+---------+---------+---------+---------+ +----------------------------------------------------------------+ ; Minimum Propagation Delay ; +------------+---------------+--------+--------+--------+--------+ ; Input Port ; Output Port ; RR ; RF ; FR ; FF ; +------------+---------------+--------+--------+--------+--------+ ; data04_l ; int_rqst_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data04_l ; skip_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data04_l ; txdttl ; 44.000 ; 50.000 ; 50.000 ; 44.000 ; ; data05_l ; int_rqst_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data05_l ; skip_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data05_l ; txdttl ; 44.000 ; 50.000 ; 50.000 ; 44.000 ; ; data06_l ; int_rqst_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data06_l ; skip_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data06_l ; txdttl ; 44.000 ; 50.000 ; 50.000 ; 44.000 ; ; data07_l ; int_rqst_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data07_l ; skip_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data07_l ; txdttl ; 44.000 ; 50.000 ; 50.000 ; 44.000 ; ; data08_l ; int_rqst_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data08_l ; skip_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data08_l ; txdttl ; 44.000 ; 50.000 ; 50.000 ; 44.000 ; ; data09_l ; int_rqst_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data09_l ; skip_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data09_l ; txdttl ; 44.000 ; 50.000 ; 50.000 ; 44.000 ; ; data10_l ; int_rqst_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data10_l ; skip_l ; 39.000 ; 73.000 ; 73.000 ; 39.000 ; ; data10_l ; txdttl ; 44.000 ; 50.000 ; 50.000 ; 44.000 ; ; data11_l ; int_rqst_l ; ; 31.000 ; 31.000 ; ; ; data11_l ; skip_l ; ; 31.000 ; 31.000 ; ; ; data11_l ; txdttl ; ; 34.000 ; 34.000 ; ; ; initialize ; int_rqst_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; initialize ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; initialize ; txdttl ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; io_pause_l ; c0_l ; ; 18.000 ; 18.000 ; ; ; io_pause_l ; c1_l ; ; 18.000 ; 18.000 ; ; ; io_pause_l ; data04_l ; ; 18.000 ; 18.000 ; ; ; io_pause_l ; data05_l ; ; 18.000 ; 18.000 ; ; ; io_pause_l ; int_rqst_l ; 26.000 ; 31.000 ; 31.000 ; 26.000 ; ; io_pause_l ; internal_io_l ; ; 10.000 ; 10.000 ; ; ; io_pause_l ; skip_l ; 26.000 ; 18.000 ; 18.000 ; 26.000 ; ; io_pause_l ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; md03_l ; c0_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md03_l ; c1_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md03_l ; data04_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md03_l ; data05_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md03_l ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; md03_l ; internal_io_l ; 10.000 ; 10.000 ; 10.000 ; 10.000 ; ; md03_l ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md03_l ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; md04_l ; c0_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md04_l ; c1_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md04_l ; data04_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md04_l ; data05_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md04_l ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; md04_l ; internal_io_l ; 10.000 ; 10.000 ; 10.000 ; 10.000 ; ; md04_l ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md04_l ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; md05_l ; c0_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md05_l ; c1_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md05_l ; data04_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md05_l ; data05_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md05_l ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; md05_l ; internal_io_l ; 10.000 ; 10.000 ; 10.000 ; 10.000 ; ; md05_l ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md05_l ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; md06_l ; c0_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md06_l ; c1_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md06_l ; data04_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md06_l ; data05_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md06_l ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; md06_l ; internal_io_l ; 10.000 ; 10.000 ; 10.000 ; 10.000 ; ; md06_l ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md06_l ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; md07_l ; c0_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md07_l ; c1_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md07_l ; data04_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md07_l ; data05_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md07_l ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; md07_l ; internal_io_l ; 10.000 ; 10.000 ; 10.000 ; 10.000 ; ; md07_l ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md07_l ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; md08_l ; c0_l ; 18.000 ; 18.800 ; 18.800 ; 18.000 ; ; md08_l ; c1_l ; 18.000 ; 18.800 ; 18.800 ; 18.000 ; ; md08_l ; data04_l ; 18.000 ; 18.800 ; 18.800 ; 18.000 ; ; md08_l ; data05_l ; 18.000 ; 18.800 ; 18.800 ; 18.000 ; ; md08_l ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; md08_l ; internal_io_l ; 10.000 ; 10.800 ; 10.800 ; 10.000 ; ; md08_l ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md08_l ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; md09_l ; c1_l ; ; 10.000 ; 10.000 ; ; ; md09_l ; data04_l ; ; 10.000 ; 10.000 ; ; ; md09_l ; data05_l ; ; 10.000 ; 10.000 ; ; ; md09_l ; int_rqst_l ; 18.000 ; 23.000 ; 23.000 ; 18.000 ; ; md09_l ; skip_l ; 10.000 ; 23.000 ; 23.000 ; 10.000 ; ; md09_l ; txdttl ; 34.000 ; 34.000 ; 34.000 ; 34.000 ; ; md10_l ; c0_l ; ; 10.000 ; 10.000 ; ; ; md10_l ; c1_l ; ; 10.000 ; 10.000 ; ; ; md10_l ; int_rqst_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md10_l ; skip_l ; 10.000 ; 18.000 ; 18.000 ; 10.000 ; ; md11_l ; c0_l ; 10.000 ; ; ; 10.000 ; ; md11_l ; c1_l ; 10.000 ; ; ; 10.000 ; ; md11_l ; data04_l ; 10.000 ; ; ; 10.000 ; ; md11_l ; data05_l ; 10.000 ; ; ; 10.000 ; ; md11_l ; int_rqst_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; md11_l ; skip_l ; 18.000 ; 10.000 ; 10.000 ; 18.000 ; ; md11_l ; txdttl ; 34.000 ; 34.000 ; 34.000 ; 34.000 ; ; tp3 ; int_rqst_l ; 23.000 ; 18.000 ; 18.000 ; 23.000 ; ; tp3 ; skip_l ; 23.000 ; 18.000 ; 18.000 ; 23.000 ; ; tp3 ; txdttl ; 34.000 ; 34.000 ; 34.000 ; 34.000 ; ; tp_ab1 ; c0_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ab1 ; c1_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ab1 ; data04_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ab1 ; data05_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ab1 ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; tp_ab1 ; internal_io_l ; 10.000 ; 10.000 ; 10.000 ; 10.000 ; ; tp_ab1 ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ab1 ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; tp_ba1 ; c0_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ba1 ; c1_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ba1 ; data04_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ba1 ; data05_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ba1 ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; tp_ba1 ; internal_io_l ; 10.000 ; 10.000 ; 10.000 ; 10.000 ; ; tp_ba1 ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_ba1 ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; ; tp_bb1 ; c0_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_bb1 ; c1_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_bb1 ; data04_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_bb1 ; data05_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_bb1 ; int_rqst_l ; 26.000 ; 26.000 ; 26.000 ; 26.000 ; ; tp_bb1 ; internal_io_l ; 10.000 ; 10.000 ; 10.000 ; 10.000 ; ; tp_bb1 ; skip_l ; 18.000 ; 18.000 ; 18.000 ; 18.000 ; ; tp_bb1 ; txdttl ; 42.000 ; 42.000 ; 42.000 ; 42.000 ; +------------+---------------+--------+--------+--------+--------+ +-----------------------------------------------------------------------------------------------+ ; Setup Transfers ; +-------------------------+-------------------------+----------+----------+----------+----------+ ; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; +-------------------------+-------------------------+----------+----------+----------+----------+ ; bd600 ; bd600 ; 1 ; 0 ; 0 ; 1 ; ; bd1200 ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; bd9600 ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; cf0 ; bd600 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd600 ; 0 ; 0 ; 1 ; 1 ; ; bd600 ; bd1200 ; 1 ; 1 ; 0 ; 1 ; ; bd1200 ; bd1200 ; 1 ; 0 ; 0 ; 22 ; ; bd9600 ; bd1200 ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; bd1200 ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; bd1200 ; 0 ; 0 ; 0 ; 1 ; ; cf0 ; bd1200 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd1200 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd1200 ; 0 ; 0 ; 1 ; 1 ; ; bd1200 ; bd2400 ; 1 ; 1 ; 0 ; 0 ; ; bd2400 ; bd2400 ; 1 ; 0 ; 0 ; 0 ; ; bd2400 ; bd4800 ; 1 ; 1 ; 0 ; 0 ; ; bd4800 ; bd4800 ; 1 ; 0 ; 0 ; 0 ; ; bd600 ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; bd1200 ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; bd4800 ; bd9600 ; 1 ; 1 ; 0 ; 0 ; ; bd9600 ; bd9600 ; 1 ; 0 ; 0 ; 1 ; ; bd38400 ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; cf0 ; bd9600 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd9600 ; 0 ; 0 ; 1 ; 1 ; ; bd9600 ; bd19200 ; 1 ; 1 ; 0 ; 0 ; ; bd19200 ; bd19200 ; 1 ; 0 ; 0 ; 0 ; ; bd600 ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; bd1200 ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; bd9600 ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; bd19200 ; bd38400 ; 1 ; 1 ; 0 ; 0 ; ; bd38400 ; bd38400 ; 1 ; 0 ; 0 ; 1 ; ; bd115200 ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; cf0 ; bd38400 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd38400 ; 0 ; 0 ; 1 ; 1 ; ; bd600 ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; bd1200 ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; bd9600 ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; bd115200 ; 0 ; 0 ; 0 ; 2 ; ; cf0 ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; n_t_1x ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; bd600 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; bd1200 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; bd9600 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; bd38400 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; bd115200 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; cf0 ; cf0 ; 2 ; 2 ; 2 ; 2 ; ; clk ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; m8650d:m8650d|rx_rate ; cf0 ; 2 ; 2 ; 2 ; 2 ; ; bd600 ; clk ; 0 ; 0 ; 0 ; 1 ; ; bd1200 ; clk ; 0 ; 0 ; 0 ; 1 ; ; bd9600 ; clk ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; clk ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; clk ; 1 ; 1 ; 0 ; 1 ; ; cf0 ; clk ; 0 ; 0 ; 1 ; 1 ; ; clk ; clk ; 1 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; clk ; 0 ; 0 ; 1 ; 1 ; ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_2 ; 0 ; 0 ; 1 ; 1 ; ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|rx_rate ; 0 ; 0 ; 1 ; 1 ; ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; n_t_1x ; 0 ; 0 ; 1 ; 1 ; ; n_t_1x ; n_t_1x ; 0 ; 0 ; 0 ; 1 ; +-------------------------+-------------------------+----------+----------+----------+----------+ Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported. +-----------------------------------------------------------------------------------------------+ ; Hold Transfers ; +-------------------------+-------------------------+----------+----------+----------+----------+ ; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; +-------------------------+-------------------------+----------+----------+----------+----------+ ; bd600 ; bd600 ; 1 ; 0 ; 0 ; 1 ; ; bd1200 ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; bd9600 ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; cf0 ; bd600 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd600 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd600 ; 0 ; 0 ; 1 ; 1 ; ; bd600 ; bd1200 ; 1 ; 1 ; 0 ; 1 ; ; bd1200 ; bd1200 ; 1 ; 0 ; 0 ; 22 ; ; bd9600 ; bd1200 ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; bd1200 ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; bd1200 ; 0 ; 0 ; 0 ; 1 ; ; cf0 ; bd1200 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd1200 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd1200 ; 0 ; 0 ; 1 ; 1 ; ; bd1200 ; bd2400 ; 1 ; 1 ; 0 ; 0 ; ; bd2400 ; bd2400 ; 1 ; 0 ; 0 ; 0 ; ; bd2400 ; bd4800 ; 1 ; 1 ; 0 ; 0 ; ; bd4800 ; bd4800 ; 1 ; 0 ; 0 ; 0 ; ; bd600 ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; bd1200 ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; bd4800 ; bd9600 ; 1 ; 1 ; 0 ; 0 ; ; bd9600 ; bd9600 ; 1 ; 0 ; 0 ; 1 ; ; bd38400 ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; cf0 ; bd9600 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd9600 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd9600 ; 0 ; 0 ; 1 ; 1 ; ; bd9600 ; bd19200 ; 1 ; 1 ; 0 ; 0 ; ; bd19200 ; bd19200 ; 1 ; 0 ; 0 ; 0 ; ; bd600 ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; bd1200 ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; bd9600 ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; bd19200 ; bd38400 ; 1 ; 1 ; 0 ; 0 ; ; bd38400 ; bd38400 ; 1 ; 0 ; 0 ; 1 ; ; bd115200 ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; cf0 ; bd38400 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd38400 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd38400 ; 0 ; 0 ; 1 ; 1 ; ; bd600 ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; bd1200 ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; bd9600 ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; bd115200 ; 0 ; 0 ; 0 ; 2 ; ; cf0 ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; clk ; bd115200 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; n_t_1x ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; bd600 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; bd1200 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; bd9600 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; bd38400 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; bd115200 ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; cf0 ; cf0 ; 2 ; 2 ; 2 ; 2 ; ; clk ; cf0 ; 0 ; 2 ; 0 ; 2 ; ; m8650d:m8650d|rx_rate ; cf0 ; 2 ; 2 ; 2 ; 2 ; ; bd600 ; clk ; 0 ; 0 ; 0 ; 1 ; ; bd1200 ; clk ; 0 ; 0 ; 0 ; 1 ; ; bd9600 ; clk ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; clk ; 0 ; 0 ; 0 ; 1 ; ; bd115200 ; clk ; 1 ; 1 ; 0 ; 1 ; ; cf0 ; clk ; 0 ; 0 ; 1 ; 1 ; ; clk ; clk ; 1 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|rx_rate ; clk ; 0 ; 0 ; 1 ; 1 ; ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|gdollar_2 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_2 ; 0 ; 0 ; 1 ; 1 ; ; m8650d:m8650d|gdollar_3 ; m8650d:m8650d|gdollar_3 ; 0 ; 0 ; 0 ; 1 ; ; m8650d:m8650d|gdollar_2 ; m8650d:m8650d|rx_rate ; 0 ; 0 ; 1 ; 1 ; ; m8650d:m8650d|rx_rate ; m8650d:m8650d|rx_rate ; 0 ; 0 ; 0 ; 1 ; ; bd38400 ; n_t_1x ; 0 ; 0 ; 1 ; 1 ; ; n_t_1x ; n_t_1x ; 0 ; 0 ; 0 ; 1 ; +-------------------------+-------------------------+----------+----------+----------+----------+ Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported. +-------------------------------------------------------------------+ ; Recovery Transfers ; +------------+----------+----------+----------+----------+----------+ ; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; +------------+----------+----------+----------+----------+----------+ ; bd38400 ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; n_t_1x ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; bd38400 ; n_t_1x ; 0 ; 0 ; 1 ; 1 ; ; n_t_1x ; n_t_1x ; 0 ; 0 ; 1 ; 1 ; +------------+----------+----------+----------+----------+----------+ Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported. +-------------------------------------------------------------------+ ; Removal Transfers ; +------------+----------+----------+----------+----------+----------+ ; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; +------------+----------+----------+----------+----------+----------+ ; bd38400 ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; n_t_1x ; bd115200 ; 0 ; 0 ; 1 ; 1 ; ; bd38400 ; n_t_1x ; 0 ; 0 ; 1 ; 1 ; ; n_t_1x ; n_t_1x ; 0 ; 0 ; 1 ; 1 ; +------------+----------+----------+----------+----------+----------+ Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported. --------------- ; Report TCCS ; --------------- No dedicated SERDES Transmitter circuitry present in device or used in design --------------- ; Report RSKM ; --------------- No dedicated SERDES Receiver circuitry present in device or used in design +------------------------------------------------+ ; Unconstrained Paths ; +---------------------------------+-------+------+ ; Property ; Setup ; Hold ; +---------------------------------+-------+------+ ; Illegal Clocks ; 0 ; 0 ; ; Unconstrained Clocks ; 0 ; 0 ; ; Unconstrained Input Ports ; 23 ; 23 ; ; Unconstrained Input Port Paths ; 127 ; 127 ; ; Unconstrained Output Ports ; 8 ; 8 ; ; Unconstrained Output Port Paths ; 130 ; 130 ; +---------------------------------+-------+------+ +------------------------------------+ ; TimeQuest Timing Analyzer Messages ; +------------------------------------+ Info: ******************************************************************* Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition Info: Processing started: Sat Nov 18 05:23:58 2023 Info: Command: quartus_sta cpld -c cpld Info: qsta_default_script.tcl version: #1 Info (306004): Started post-fitting delay annotation Info (306005): Delay annotation completed successfully Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family. Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpld.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design. Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0" Info (332105): Deriving Clocks Info (332105): create_clock -period 1.000 -name m8650d:m8650d|gdollar_3 m8650d:m8650d|gdollar_3 Info (332105): create_clock -period 1.000 -name m8650d:m8650d|gdollar_2 m8650d:m8650d|gdollar_2 Info (332105): create_clock -period 1.000 -name m8650d:m8650d|rx_rate m8650d:m8650d|rx_rate Info (332105): create_clock -period 1.000 -name cf0 cf0 Info (332105): create_clock -period 1.000 -name bd2400 bd2400 Info (332105): create_clock -period 1.000 -name bd4800 bd4800 Info (332105): create_clock -period 1.000 -name bd9600 bd9600 Info (332105): create_clock -period 1.000 -name bd19200 bd19200 Info (332105): create_clock -period 1.000 -name bd38400 bd38400 Info (332105): create_clock -period 1.000 -name n_t_1x n_t_1x Info (332105): create_clock -period 1.000 -name bd115200 bd115200 Info (332105): create_clock -period 1.000 -name clk clk Info (332105): create_clock -period 1.000 -name bd1200 bd1200 Info (332105): create_clock -period 1.000 -name bd600 bd600 Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|line~10|[3]" Warning (332126): Node "m8650d|line~10|dataout" Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|line_m~10|dataout" Warning (332126): Node "m8650d|line_m~10|[3]" Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|tx_data~9|dataout" Warning (332126): Node "m8650d|tx_data~9|[3]" Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|tx_data_m~16|dataout" Warning (332126): Node "m8650d|tx_data_m~16|[2]" Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|start_l~9|dataout" Warning (332126): Node "m8650d|start_l~9|[2]" Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|start_l_m~8|dataout" Warning (332126): Node "m8650d|start_l_m~8|[1]" Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|tflg_l~10|dataout" Warning (332126): Node "m8650d|tflg_l~10|[3]" Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|tflg_l_m~10|dataout" Warning (332126): Node "m8650d|tflg_l_m~10|[2]" Warning (332125): Found combinational loop of 119 nodes Warning (332126): Node "m8650d|n_t_18x~8sexp|dataout" Warning (332126): Node "m8650d|n_t_108x~3sexp3|datain[1]" Warning (332126): Node "m8650d|n_t_108x~3sexp3|dataout" Warning (332126): Node "m8650d|tx_active_l_m~9|[5]" Warning (332126): Node "m8650d|tx_active_l_m~9|dataout" Warning (332126): Node "m8650d|tx_active_l_m~9|[1]" Warning (332126): Node "m8650d|tx_active_l~9|[0]" Warning (332126): Node "m8650d|tx_active_l~9|dataout" Warning (332126): Node "m8650d|tx_active_l~9|[2]" Warning (332126): Node "m8650d|n_t_108x~3sexp3|datain[0]" Warning (332126): Node "m8650d|n_t_146x_m~9|[0]" Warning (332126): Node "m8650d|n_t_146x_m~9|dataout" Warning (332126): Node "m8650d|n_t_146x_m~9|[3]" Warning (332126): Node "m8650d|n_t_146x~9|[0]" Warning (332126): Node "m8650d|n_t_146x~9|dataout" Warning (332126): Node "m8650d|n_t_146x~9|[3]" Warning (332126): Node "m8650d|n_t_108x~3sexp1|datain[1]" Warning (332126): Node "m8650d|n_t_108x~3sexp1|dataout" Warning (332126): Node "m8650d|tx_active_l_m~9|[3]" Warning (332126): Node "m8650d|n_t_94x~1sexp|datain[1]" Warning (332126): Node "m8650d|n_t_94x~1sexp|dataout" Warning (332126): Node "m8650d|tx_active_l_m~9|[4]" Warning (332126): Node "m8650d|tx_div_m~9|[3]" Warning (332126): Node "m8650d|tx_div_m~9|dataout" Warning (332126): Node "m8650d|tx_div_m~9|[1]" Warning (332126): Node "m8650d|tx_div~9|[0]" Warning (332126): Node "m8650d|tx_div~9|dataout" Warning (332126): Node "m8650d|tx_div~9|[2]" Warning (332126): Node "m8650d|n_t_146x~9|[1]" Warning (332126): Node "m8650d|n_t_146x_m~9|[1]" Warning (332126): Node "m8650d|n_t_57x~2|[1]" Warning (332126): Node "m8650d|n_t_57x~2|dataout" Warning (332126): Node "m8650d|n_t_66x~9|[2]" Warning (332126): Node "m8650d|n_t_66x~9|dataout" Warning (332126): Node "m8650d|n_t_66x~9|[3]" Warning (332126): Node "m8650d|n_t_18x~8sexp|datain[6]" Warning (332126): Node "m8650d|n_t_66x_m~16|[2]" Warning (332126): Node "m8650d|n_t_66x_m~16|dataout" Warning (332126): Node "m8650d|n_t_66x_m~16|[3]" Warning (332126): Node "m8650d|n_t_66x~9|[0]" Warning (332126): Node "m8650d|n_t_65x~9|[2]" Warning (332126): Node "m8650d|n_t_65x~9|dataout" Warning (332126): Node "m8650d|n_t_66x_m~7|[0]" Warning (332126): Node "m8650d|n_t_66x_m~7|dataout" Warning (332126): Node "m8650d|n_t_66x_m~16|[0]" Warning (332126): Node "m8650d|n_t_65x~9|[3]" Warning (332126): Node "m8650d|n_t_18x~8sexp|datain[1]" Warning (332126): Node "m8650d|n_t_65x_m~16|[2]" Warning (332126): Node "m8650d|n_t_65x_m~16|dataout" Warning (332126): Node "m8650d|n_t_65x_m~16|[3]" Warning (332126): Node "m8650d|n_t_65x~9|[0]" Warning (332126): Node "m8650d|n_t_63x~9|[2]" Warning (332126): Node "m8650d|n_t_63x~9|dataout" Warning (332126): Node "m8650d|n_t_18x~8sexp|datain[2]" Warning (332126): Node "m8650d|n_t_63x~9|[3]" Warning (332126): Node "m8650d|n_t_65x_m~7|[0]" Warning (332126): Node "m8650d|n_t_65x_m~7|dataout" Warning (332126): Node "m8650d|n_t_65x_m~16|[0]" Warning (332126): Node "m8650d|n_t_63x_m~16|[2]" Warning (332126): Node "m8650d|n_t_63x_m~16|dataout" Warning (332126): Node "m8650d|n_t_63x_m~16|[3]" Warning (332126): Node "m8650d|n_t_63x~9|[0]" Warning (332126): Node "m8650d|n_t_61x~9|[2]" Warning (332126): Node "m8650d|n_t_61x~9|dataout" Warning (332126): Node "m8650d|n_t_18x~8sexp|datain[4]" Warning (332126): Node "m8650d|n_t_61x~9|[3]" Warning (332126): Node "m8650d|n_t_63x_m~7|[0]" Warning (332126): Node "m8650d|n_t_63x_m~7|dataout" Warning (332126): Node "m8650d|n_t_63x_m~16|[0]" Warning (332126): Node "m8650d|n_t_61x_m~16|[2]" Warning (332126): Node "m8650d|n_t_61x_m~16|dataout" Warning (332126): Node "m8650d|n_t_61x_m~16|[3]" Warning (332126): Node "m8650d|n_t_61x~9|[0]" Warning (332126): Node "m8650d|n_t_56x~9|[2]" Warning (332126): Node "m8650d|n_t_56x~9|dataout" Warning (332126): Node "m8650d|n_t_18x~8sexp|datain[5]" Warning (332126): Node "m8650d|n_t_56x~9|[3]" Warning (332126): Node "m8650d|n_t_61x_m~7|[0]" Warning (332126): Node "m8650d|n_t_61x_m~7|dataout" Warning (332126): Node "m8650d|n_t_61x_m~16|[0]" Warning (332126): Node "m8650d|n_t_56x_m~16|[2]" Warning (332126): Node "m8650d|n_t_56x_m~16|dataout" Warning (332126): Node "m8650d|n_t_56x_m~16|[3]" Warning (332126): Node "m8650d|n_t_56x~9|[0]" Warning (332126): Node "m8650d|n_t_62x~9|[2]" Warning (332126): Node "m8650d|n_t_62x~9|dataout" Warning (332126): Node "m8650d|n_t_56x_m~7|[0]" Warning (332126): Node "m8650d|n_t_56x_m~7|dataout" Warning (332126): Node "m8650d|n_t_56x_m~16|[0]" Warning (332126): Node "m8650d|n_t_62x~9|[3]" Warning (332126): Node "m8650d|n_t_18x~8sexp|datain[0]" Warning (332126): Node "m8650d|n_t_62x_m~16|[2]" Warning (332126): Node "m8650d|n_t_62x_m~16|dataout" Warning (332126): Node "m8650d|n_t_62x_m~16|[3]" Warning (332126): Node "m8650d|n_t_62x~9|[0]" Warning (332126): Node "m8650d|n_t_60x~9|[2]" Warning (332126): Node "m8650d|n_t_60x~9|dataout" Warning (332126): Node "m8650d|n_t_18x~8sexp|datain[7]" Warning (332126): Node "m8650d|n_t_60x~9|[3]" Warning (332126): Node "m8650d|n_t_62x_m~7|[0]" Warning (332126): Node "m8650d|n_t_62x_m~7|dataout" Warning (332126): Node "m8650d|n_t_62x_m~16|[0]" Warning (332126): Node "m8650d|n_t_60x_m~9|[2]" Warning (332126): Node "m8650d|n_t_60x_m~9|dataout" Warning (332126): Node "m8650d|n_t_60x_m~9|[3]" Warning (332126): Node "m8650d|n_t_60x~9|[0]" Warning (332126): Node "m8650d|enab~9|[2]" Warning (332126): Node "m8650d|enab~9|dataout" Warning (332126): Node "m8650d|n_t_18x~8sexp|datain[3]" Warning (332126): Node "m8650d|n_t_60x_d~3|[0]" Warning (332126): Node "m8650d|n_t_60x_d~3|dataout" Warning (332126): Node "m8650d|n_t_60x_m~9|[0]" Warning (332126): Node "m8650d|enab~9|[3]" Warning (332126): Node "m8650d|n_t_108x~3sexp1|datain[0]" Warning (332126): Node "m8650d|enab_m~9|[1]" Warning (332126): Node "m8650d|enab_m~9|dataout" Warning (332126): Node "m8650d|enab_m~9|[2]" Warning (332126): Node "m8650d|enab~9|[0]" Warning (332126): Node "m8650d|n_t_94x~1sexp|datain[0]" Critical Warning (332081): Design contains combinational loop of 119 nodes. Estimating the delays through the loop. Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|int_enab_l~9|dataout" Warning (332126): Node "m8650d|int_enab_l~9|[2]" Warning (332125): Found combinational loop of 2 nodes Warning (332126): Node "m8650d|int_enab_l_m~9|dataout" Warning (332126): Node "m8650d|int_enab_l_m~9|[1]" Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON Critical Warning (332148): Timing requirements not met Info (332146): Worst-case setup slack is -9.000 Info (332119): Slack End Point TNS Clock Info (332119): ========= ============= ===================== Info (332119): -9.000 -37.500 bd1200 Info (332119): -9.000 -9.000 bd600 Info (332119): -9.000 -9.000 m8650d:m8650d|gdollar_3 Info (332119): -6.000 -6.000 clk Info (332119): -1.500 -1.500 bd115200 Info (332119): -1.500 -1.500 bd19200 Info (332119): -1.500 -1.500 bd2400 Info (332119): -1.500 -1.500 bd38400 Info (332119): -1.500 -1.500 bd4800 Info (332119): -1.500 -1.500 bd9600 Info (332119): -1.500 -1.500 m8650d:m8650d|gdollar_2 Info (332119): -1.500 -1.500 m8650d:m8650d|rx_rate Info (332119): -1.500 -1.500 n_t_1x Info (332119): 7.000 0.000 cf0 Info (332146): Worst-case hold slack is -12.300 Info (332119): Slack End Point TNS Clock Info (332119): ========= ============= ===================== Info (332119): -12.300 -12.300 cf0 Info (332119): -11.800 -11.800 bd600 Info (332119): -11.500 -11.500 clk Info (332119): -11.000 -14.000 bd115200 Info (332119): -11.000 -14.000 bd1200 Info (332119): -11.000 -14.000 bd38400 Info (332119): -11.000 -14.000 bd9600 Info (332119): -3.000 -3.000 bd19200 Info (332119): -3.000 -3.000 bd2400 Info (332119): -3.000 -3.000 bd4800 Info (332119): -3.000 -3.000 m8650d:m8650d|gdollar_2 Info (332119): -3.000 -3.000 m8650d:m8650d|rx_rate Info (332119): -3.000 -3.000 n_t_1x Info (332119): 5.000 0.000 m8650d:m8650d|gdollar_3 Info (332146): Worst-case recovery slack is -4.500 Info (332119): Slack End Point TNS Clock Info (332119): ========= ============= ===================== Info (332119): -4.500 -4.500 bd115200 Info (332119): -4.500 -4.500 n_t_1x Info (332146): Worst-case removal slack is 0.000 Info (332119): Slack End Point TNS Clock Info (332119): ========= ============= ===================== Info (332119): 0.000 0.000 bd115200 Info (332119): 0.000 0.000 n_t_1x Info (332146): Worst-case minimum pulse width slack is -4.300 Info (332119): Slack End Point TNS Clock Info (332119): ========= ============= ===================== Info (332119): -4.300 -16.800 cf0 Info (332119): -3.500 -42.000 bd1200 Info (332119): -3.500 -14.000 bd115200 Info (332119): -3.500 -14.000 bd38400 Info (332119): -3.500 -14.000 bd600 Info (332119): -3.500 -14.000 bd9600 Info (332119): -3.500 -14.000 clk Info (332119): -3.500 -7.000 bd19200 Info (332119): -3.500 -7.000 bd2400 Info (332119): -3.500 -7.000 bd4800 Info (332119): -3.500 -7.000 m8650d:m8650d|gdollar_2 Info (332119): -3.500 -7.000 m8650d:m8650d|gdollar_3 Info (332119): -3.500 -7.000 m8650d:m8650d|rx_rate Info (332119): -3.500 -7.000 n_t_1x Info (332001): The selected device family is not supported by the report_metastability command. Info (332102): Design is not fully constrained for setup requirements Info (332102): Design is not fully constrained for hold requirements Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 154 warnings Info: Peak virtual memory: 4523 megabytes Info: Processing ended: Sat Nov 18 05:24:00 2023 Info: Elapsed time: 00:00:02 Info: Total CPU time (on all processors): 00:00:01